19 Травня, 2025
Заголовки

Гігантське пакування ІС 2025–2029: Відкрийте наступну хвилю революції в напівпровідниках

Qadir Samosa06 хв
Giga-Scale IC Packaging 2025–2029: Unlock the Next Wave of Semiconductor Revolution

Зміст

Резюме: Гіга-масштабні пакувальні рішення на передовій

Еволюція рішень з гіга-масштабної упаковки інтегральних схем (ІС) швидко переосмислює ландшафт напівпровідників, ставлячи сучасні технології пакування на чолі інновацій у 2025 році та надалі. Зростання складності пристроїв і кількостей транзисторів досягає сотень мільярдів, традиційне монолітне масштабування стикається з фізичними та економічними обмеженнями. У відповідь, напівпровідникова промисловість прискорює інвестиції в нові архітектури пакування — такі як 2.5D/3D інтеграція, конструкції на основі чіплетів і передові технології субстратів — щоб вирішити проблеми продуктивності, споживання енергії та виходу на гіга-масштабній інтеграції.

Провідні компанії ведуть цю трансформацію значними оголошеннями та етапами на дорожній карті. TSMC продовжує розширювати свої платформи System on Integrated Chips (SoIC) та CoWoS (Chip-on-Wafer-on-Substrate), що дозволяє високу щільність 3D стекування та інтеграцію багаточіпових рішень для AI, високопродуктивних обчислень (HPC) та дата-центрів. У 2025 році наступне покоління рішень CoWoS та SoIC TSMC передбачається для серійного виробництва, підтримуючи архітектури чіплетів та підштовхуючи щільність з’єднання далеко за межі 2000 I/O на мм². Аналогічно, Intel просуває свої технології 3D стекування Foveros та EMIB (Embedded Multi-die Interconnect Bridge), з масовим виробництвом Meteor Lake та майбутніх AI прискорювачів, які використовують ці можливості гіга-масштабного пакування.

На фронті матеріалів та субстратів, ASE Technology Holding, найбільший у світі постачальник аутсорсингового складання та тестування напівпровідників (OSAT), масштабує свої рішення Fan-Out Wafer-Level Packaging (FOWLP) та 2.5D/3D, зосереджуючись на ультра-дрібних шарах перерозподілу (RDL) та передових субстратах для адаптації до гіга-масштабної інтеграції чіпів. Тим часом, Amkor Technology розширює свої лінії System-in-Package (SiP) та High-Density Fan-Out (HDFO), націлюючись на ринки AI та високошвидкісних мереж, де гіга-масштабне пакування відіграє критичну роль у забезпеченні пропускної здатності та енергоефективності.

Галузеві організації, такі як SEMI та JEDEC, активно публікують нові стандарти та дорожні карти, відображаючи перехід до гетерогенної інтеграції та гіга-масштабного пакування. Ці стандарти мають на меті забезпечити сумісність та надійність у все більш складних системах з багатьма чіпами та на базі чіплетів.

Озираючись у майбутнє, рішення з гіга-масштабного пакування ІС, ймовірно, стануть основою наступної хвилі інновацій у AI, HPC та розумних мобільних пристроях. Завдяки багатомільярдним інвестиціям і міцному консенсусу в галузі щодо гетерогенної інтеграції, період 2025–2027 років, ймовірно, свідчитиме про нову еру, коли сучасне пакування, а не просто масштабування транзисторів, стане основним фактором успіху в продуктивності напівпровідників та диференціації систем.

Ринок 2025 року: ландшафт та ключові гравці

Ландшафт ринку гіга-масштабних рішень з пакування ІС у 2025 році характеризується швидкими досягненнями, жорсткою конкуренцією та посиленим фокусом на гетерогенною інтеграцією, технологіями систем у пакуванні (SiP) та сучасними субстратними матеріалами. Оскільки виробники напівпровідників прагнуть до ноду нижче 2 нм, пакування стало ключовим фактором продуктивності пристроїв, енергетичної ефективності та скорочення форм-фактору, що призводить до значних інвестицій та співпраці в рамках постачальницького ланцюга.

Провідні напівпровідникові компанії та постачальники аутсорсингового складання й тестування напівпровідників (OSAT) перебувають на передовій інновацій у гіга-масштабному пакуванні. TSMC продовжує домінувати зі своєю платформою 3D Fabric, яка інтегрує передові пакування чіплетів та чіпів на чіпах, включаючи технології CoWoS (Chip-on-Wafer-on-Substrate) та SoIC (System-on-Integrated-Chips). У 2025 році TSMC масштабує свою потужність CoWoS для підтримки високошвидкісної пам’яті (HBM) та розширених застосунків AI, про що свідчать нещодавні розширення на його заводі в Жунані. Samsung Electronics також інвестує значні кошти в свої рішення X-Cube (3D-IC) та I-Cube (2.5D/3D SiP), націлюючись на гіга-масштабну інтеграцію для наступних дата-центрів і процесорів HPC.

Тим часом, компанія Intel Corporation використовує свої технології EMIB (Embedded Multi-die Interconnect Bridge) та Foveros 3D стекування, з планами збільшити виробництво високопродуктивних обчислювальних та AI прискорювачів у 2025 році. Дорожня карта передового пакування компанії, висвітлена на останніх галузевих заходах, підкреслює перехід до інтегрованих платформ, які поєднують логіку, пам’ять та I/O чіпи в одному пакеті.

Серед OSAT-ів, ASE Technology Holding та Amkor Technology масштабує потужності для SiP, упаковки чіплетів з фан-аут ваферного рівня (FOWLP) та 2.5D/3D інтеграції. Платформа ASE VIPack та технології High-Density Fan-Out (HDFO) і SLIM/SWIFT від Amkor приймаються для розширених застосувань у AI, автомобільній промисловості та споживчій електроніці, при цьому обидві компанії оголосили про розширення потужностей та стратегічні партнерства в Азії та США.

Постачальники матеріалів та субстратів такі як IBIDEN Co., Ltd. та SHINKO ELECTRIC INDUSTRIES CO., LTD. є важливими для екосистеми, постачаючи високощільні органічні субстрати та інтерпозери, необхідні для гіга-масштабного пакування. Їхні інвестиції у виробничі технології та потужності є життєво важливими для задоволення прогнозованого сплеску попиту до 2025 року та пізніше.

Озираючись у майбутнє, сектор гіга-масштабного пакування ІС готовий до стійкого зростання, підштовхуваного розповсюдженням AI навантажень, архітектур чіплетів та пам’яті наступного покоління. Злиття провідних фабрик, OSAT-ів та постачальників субстратів продовжуватиме визначати конкурентний ландшафт, з 2025 роком, що відзначає переломний рік для технологій та перерозподілу частки ринку.

Новаторські технології в гіга-масштабному пакуванні ІС

Гіга-масштабне пакування інтегральних схем (ІС), визначене агрегацією десятків мільярдів транзисторів та чіплетів у єдині системи, входить у фазу швидких інновацій у 2025 році. Відповідність вимогам продуктивності, потужності та щільності передових вузлів стимулює прориви в рішеннях пакування, таких як 2.5D та 3D інтеграція, пакування на рівні вафера та сучасні технології субстратів.

Одним із найзначніших проривів є гетерогенна інтеграція, коли кілька чіплетів, виготовлених з різних технологій, поєднуються в одному пакеті. Компанія Intel Corporation прискорила впровадження своїх технологій EMIB (Embedded Multi-die Interconnect Bridge) та Foveros 3D стекування, що дозволяє отримувати високу пропускну здатність з’єднань та вертикальне стекування логіки та пам’яті для продуктів, які, як очікується, здатні перевищити 100 мільярдів транзисторів у найближчі роки. У 2025 році дорожня карта Intel підкреслює агресивне розширення Foveros Direct, що дозволяє прямий контакт мідь до міді на дрібніших пітчах для підтримки гіга-масштабної інтеграції.

Аналогічно, Taiwan Semiconductor Manufacturing Company (TSMC) вдосконалює свою платформу 3DFabric, об’єднуючи CoWoS (Chip-on-Wafer-on-Substrate) та SoIC (System on Integrated Chips) для великомасштабної інтеграції логіки та пам’яті. CoWoS-L TSMC, представлений для HPC та AI прискорювачів, підтримує інтерпозери зі зображеннями розміром понад 2500 мм2, що є життєво важливим для гіга-масштабних застосувань. Дорожня карта компанії на 2025 рік акцентує увагу на вищій пропускній здатності, нижчій затримці та менших пітчах для з’єднань, що є ключовими для інтеграції десятків чіплетів у одному пакеті.

Технології високощільних субстратів також швидко розвиваються. Samsung Electronics просуває межі з своїми рішеннями H-Cube і X-Cube, які дозволяють стекування та з’єднання декількох чіпів з мікрошаром та гібридним з’єднанням. Ці технології впроваджуються для AI, мережевих і дата-центрів, де гіга-масштабні ІС стають звичайними.

Паралельно, Advanced Micro Devices (AMD) розширила своє використання архітектур на основі чіплетів, використовуючи сучасне пакування для покращення продуктивності на ват і виходу. Продукти наступного покоління EPYC та Instinct від AMD, які з’являться у 2025 році, демонструють інтеграцію кількох чіпів логіки та пам’яті з використанням сучасних високощільних органічних субстратів і через-силіконових отворів (TSV).

Дивлячись уперед, прогнози гіга-масштабного пакованого ІС зосереджуються на спільній оптимізації дизайну, матеріалів і виробництва. Оскільки AI, HPC та навантаження в хмарах вимагають дедалі вищої інтеграції, співprобітництво між фабриками, OSAT й постачальниками субстратів посилюється. Щільність з’єднань, теплове управління та інтеграція оптичних компонентів є ключовими напрямками наукових досліджень, які закладають основи для наступного покоління рішень з гіга-масштабного системного пакування.

Сучасні матеріали та інновації у виробництві

Ера гіга-масштабних інтегральних схем (ІС) — де кола містять десятки мільярдів транзисторів — вимагає трансформаційних досягнень у матеріалах для пакування та виробничих технологіях. Оскільки складність пристроїв і щільність зростають у 2025 році та після, напівпровідникова промисловість швидко еволюціонує, щоб вирішити теплові, електричні та механічні проблеми, які постають перед цими великими ІС.

Ключові гравці надають пріоритет інноваціям у субстратах, з органічними, скляними та передовими кремнієвими інтерпозерами на передньому плані. AMD та Intel Corporation прискорили впровадження високощільних кремнієвих інтерпозерів для архітектур чіплетів, що дозволяє отримувати дрібніші міжз’єднувальні пітчі та вищу пропускну здатність. Пакувальні платформи TSMC System-on-Integrated-Chips (SoIC) та CoWoS (Chip-on-Wafer-on-Substrate) — які вже знаходяться в серійному виробництві — тепер розширюються, щоб підтримувати гіга-масштабну інтеграцію логіки та високошвидкісної пам’яті, причому TSMC повідомляє про >1000 мм² розміри пакетів і пітчі з’єднань до 40 мкм у своїх останніх пропозиціях.

Теплове управління є важливою проблемою для гіга-масштабних ІС. Samsung Electronics впроваджує сучасні термоінтерфейсні матеріали (TIM) та вбудоване мікрофлюїдне охолодження у своїх 2.5D та 3D пакувальних лініях для ефективного розподілу тепла. Тим часом, ASE Technology Holding комерціалізувала упаковку з подвійною стороною на основі часткового кластерного шарніра (DSMBGA) та фан-аут ваферного пакування рівня (FOWLP) з вбудованими розподільниками тепла, націлюючись на ринки AI та високопродуктивних обчислень.

У виробництві спостерігається тенденція до упаковки на рівні панелей (PLP) для забезпечення більшої продуктивності та економічної ефективності. Amkor Technology та ASE Technology Holding обидва масштабують свої потужності PLP, щоб врахувати розміри чіпів і обсяги, необхідні для пристроїв гіга-масштабу, причому Amkor повідомляє про значні досягнення у технології великого шару перерозподілу (RDL) для виробництва у 2025 році.

Проведення матеріальних досягнень також є важливими. Shinko Electric Industries та IBIDEN Co., Ltd. розвивають інновації в низькозатратних, високощільних субстратах з покращеним відповідністю коефіцієнтів термічного розширення (CTE), що є суттєвим для гіга-масштабної надійності. Ці компанії розробляють скляні коркові субстрати та нові органічні надбудови, які очікують на вихід на ринок у найближчі роки.

Перспективи на 2025 рік й далі свідчать про те, що гіга-масштабне пакування ІС дедалі більше покладатиметься на гетерогенну інтеграцію, сучасні субстрати та нові методи охолодження. Співпраця між фабриками, OSAT-ами та постачальниками субстратів буде важливою для досягнення масштабної дорожньої карти галузі та цілей продуктивності.

Перехід до гіга-масштабного пакування інтегральних схем визначається передовими технологіями інтеграції — серед яких архітектури чіплетів, 3D інтеграція та гетерогенне пакування. Оскільки виробники напівпровідників прагнуть задовольнити вимоги штучного інтелекту, високопродуктивних обчислень та додатків дата-центрів, ці підходи швидко зріють і впроваджуються в комерційні продукти у 2025 році та далі.

Дизайни на основі чіплетів дозволяють дизайнерам обійти обмеження виходу та масштабування монолітних чіпів, розділяючи складні системи на менші, функціонально специфічні чіплети. Цей модульний підхід дозволяє інтегрувати логіку, пам’ять, аналогові та I/O функції, використовуючи оптимальні технологічні вузли для кожної функції. Advanced Micro Devices, Inc. (AMD) продемонструвала життєздатність цієї архітектури в продуктах, таких як родини EPYC та Ryzen, і підтвердила подальшу розробку процесорів та графічних процесорів на основі чіплетів наступного покоління, запланованих на випуск у 2025 році та пізніше.

Тридименційна (3D) інтеграція ще більше збільшує функціональну щільність, вертикально стекируючи кілька чіпів, з’єднаних через передові черезсиліконові отворі (TSV) або гібридне з’єднання. Taiwan Semiconductor Manufacturing Company Limited (TSMC) розширює свою платформу 3DFabric, включаючи рішення SoIC (System on Integrated Chips) та CoWoS (Chip-on-Wafer-on-Substrate), щоб підтримувати гіга-масштабні дизайни. Станом на початок 2025 року TSMC збільшує масове виробництво модулів CoWoS із розмірами субстратів, які перевищують 3000 мм2, щоб задовольнити потреби генеративних AI прискорювачів та великих систем висновків.

Гетерогенна інтеграція об’єднує чіплети, стекові пам’яті та спеціалізовані прискорювачі — які потенційно виготовляються з різних технологічних вузлів і матеріалів — в одному пакеті. Intel Corporation комерціалізує свою технологію Foveros Direct, що дозволяє тонкопічне гібридне з’єднання для стекування логіки на логіці. Це дозволяє гнучкі конфігурації системи та оптимізацію потужності/продуктивності при гіга-масштабній складності. Samsung Electronics Co., Ltd. аналогічно інвестує в платформи X-Cube та I-Cube, націлюючись на штучний інтелект, високошвидкісну пам’ять та мобільні SoC наступного покоління.

Дивлячись уперед, очікується, що рішення з гіга-масштабного пакування активно впроваджуватимуться, підпорядковуючи потребу в інтеграції трильйонів транзисторів у даних та AI навантаженнях. Галузеві консорціуми, такі як ASE Technology Holding Co., Ltd., працюють над стандартизацією інтерфейсів чіплетів, інтерпозерів та мереж живлення для сприяння сумісності екосистеми. Сектор очікує значних досягнень у виробництві субстратів, тепловому управлінні та інструментах спільного проектування для підтримки гіга-масштабної інтеграції до кінця десятиліття.

Глобальні виклики та можливості в постачальницькому ланцюзі

Швидкий розвиток технологій гіга-масштабного пакування інтегральних схем (ІС) — таких як високий 2.5D/3D ІС, чіплети та гетерогенна інтеграція — кардинально переосмислює глобальну динаміку постачальницьких ланцюгів у 2025 році та після. Оскільки напівпровідникова промисловість прагне задовольнити зростаючий попит на високопродуктивні обчислення, AI прискорювачі та мережі наступного покоління, складність і масштаб пакувальних рішень посилили як виклики, так і можливості в усій ціновій ланці.

Однією з основних проблем є стійкість постачальницького ланцюга. Високоспеціалізоване обладнання, матеріали (наприклад, високощільні субстрати, передові заповнювачі) та точний контроль процесів, необхідні для пакування гіга-масштабу, зосереджують ризики серед невеликої групи постачальників. Наприклад, TSMC та Intel обидва розширили склад на потужності пакування, але глобальна нестача субстратів і локалізовані збої (наприклад, геополітичні напруження, логістичні вузькі місця) залишаються значними проблемами. Щоб полегшити це, провідні компанії інвестують у географічну диверсифікацію та двократні джерела для критичних матеріалів та інструментів.

Водночас перехід до архітектур чіплетів і гетерогенної інтеграції створює нові можливості для модульної співпраці в постачальницькому ланцюзі. Прийняття AMD чіплетів у своєму процесорі EPYC та Ryzen демонструє, як стандартизовані інтерфейси та відкриті з’єднання між чіпами можуть забезпечити більш гнучкі джерела та швидші цикли інновацій. Консорціуми, такі як Universal Chiplet Interconnect Express (UCIe), засновниками яких є Intel, AMD, TSMC та Samsung Electronics, просувають широке використання рішення інтеграції, знижуючи бар’єри входу для нових учасників екосистеми.

На стороні виробництва тривають інвестиції в розширення спроможностей. TSMC активно розширює свої лінії високої упаковки CoWoS та SoIC, ставлячи мету збільшити обсяг виробництва та зменшити пітч з’єднань, щоб підтримати AI та HPC чіпи. Intel збільшує свої технології Foveros Direct та EMIB, а Samsung Electronics комерціалізує свою платформу X-Cube 3D стекування. Ці кроки сигналізують про глобальну гонку за лідерство в гіга-масштабному пакуванні, з значними капітальними інвестиціями, необхідними для субстратів, інструментів та автоматизації.

Дивлячись у наступні кілька років, перспективи рішень з гіга-масштабного пакування ІС залежать від балансування міцності постачальницького ланцюга з швидкістю інновацій. Співпраця в стандартизації, регіональні інвестиції в інфраструктуру передового пакування та цифровізація постачальницького ланцюга (відстеження, прогностична аналітика) будуть критично важливими для управління ризиками та захоплення нових ринкових можливостей. Оскільки кінцеві ринки для AI, автомобільних та дата-центрів зростають, екосистема, ймовірно, побачить більш тісну інтеграцію між фабриками, OSAT-ами, постачальниками субстратів та постачальниками EDA інструментів — переосмислюючи традиційні межі постачальницького ланцюга напівпровідників.

Регуляторні, екологічні та галузеві стандарти: огляд

Швидка еволюція рішень з гіга-масштабного пакування інтегральних схем (ІС) стимулює значні розробки регуляторних, екологічних та галузевих стандартів, оскільки ми рухаємось через 2025 рік у другу половину десятиліття. Як зростає складність ІС — зокрема, відзначена передовими вузлами, зростаючою інтеграцією чіплетів і гетерогенним пакуванням — регуляторні органи та галузеві консорціуми оновлюють структури, щоб впоратися з новими викликами в області безпеки, сталого розвитку та сумісності.

Екологічна регуляція залишається ключовим пунктом уваги, оскільки процеси гіга-масштабного пакування вимагають більшої уваги до управління матеріалами та впливу на довкілля. Директива Європейського Союзу про обмеження небезпечних речовин (RoHS) продовжує формувати вибір матеріалів, спонукаючи виробників переходити до безсвинцевого та безгалогенного пакування. Тим часом, галузь реагує на «Зелений угода» ЄС та стратегії кругової економіки, розвиваючи ресурси, що підлягають переробці, на субстрати та низьковикидні виробничі процеси. Наприклад, Infineon Technologies AG підкреслила своє прагнення зменшити негативний вплив пакування на довкілля через енергоефективне виробництво та використання перероблених матеріалів у своїх передових пакетах ІС.

У Північній Америці та Азії узгодження регуляцій вважається критичним для стійкості постачальницького ланцюга та глобального доступу до ринку. Організації, такі як SEMI та JEDEC Solid State Technology Association, працюють з виробниками над гармонізацією стандартів пакування, зосереджуючи увагу на надійності, тепловому управлінні і електричній продуктивності, оскільки щільність ІС зростає. Нещодавно оновлені стандарти JEDEC для передового пакування викладають вимоги до гіга-масштабних рішень, включаючи розмір субстрату, постачання потужності та цілісність сигналу, забезпечуючи сумісність між постачальниками та підтримуючи швидке зростання екосистеми.

Галузь також прискорює впровадження сталих та прозорих рамок. Компанія Intel Corporation зобов’язалася досягти нульових викидів парникових газів в усьому світі до 2040 року, що включає оптимізацію процесів пакування та матеріалів для гіга-масштабних пристроїв. Аналогічно, компанія Taiwan Semiconductor Manufacturing Company (TSMC) публікує щорічні звіти з питань сталого розвитку, в яких детально висвітлюється зменшення використання води та хімічних речовин у своїх передових пакувальних підприємствах — все більш важливий фактор, оскільки рішення гіга-масштабів вимагають більш ресурсно вимогливих процесів.

Дивлячись у майбутнє, регуляторний ландшафт, ймовірно, ще більше посилиться, оскільки уряди та галузеві організації запроваджують більш жорсткі вимоги до оцінки життєвого циклу, розкриття вуглецю та безпеки матеріалів у гіга-масштабному пакуванні ІС. Ці еволюціонуючі структури вплинуть на інвестиції та інновації, змушуючи виробників балансувати між вимогами продуктивності, сталого розвитку та дотримання вимог, оскільки галузь наближається до ери екзаскалювання.

Прогнози ринку та інвестиційний огляд до 2029 року

Ринок рішень з гіга-масштабного пакування інтегральних схем (ІС) готовий до міцного зростання до 2029 року, підштовхуваного зростаючим попитом на високопродуктивні обчислення, штучний інтелект, дата-центри та передові мобільні пристрої. Гіга-масштабне пакування — що включає технології, здатні підтримувати мільярди транзисторів та надвисоку щільність I/O — вимагає інновацій у матеріалах, дизайні та виробництві, що призводить до значних капітальних витрат та стратегічних інвестицій від провідних гравців.

Станом на 2025 рік, провідні виробники напівпровідників швидко масштабує свої можливості передового пакування. Taiwan Semiconductor Manufacturing Company (TSMC) оголосила про агресивні етапи на своїй дорожній карті для технологій системи на інтегрованих чіпах (SoIC) та 3D тканини, при чому масове виробництво передових рішень CoWoS та на основі чіплетів очікується, що більше ніж подвоїться до 2026 року. TSMC інвестує більше ніж 40 мільярдів доларів у нові об’єкти та НДР, щоб підтримати можливості масштабування платформи для високошвидкісної пам’яті (HBM) та AI прискорювачів.

Компанія Intel Corporation прискорює впровадження платформи 3D пакування Foveros, з планами підвищення обсягу виробництва наслідків у 2025-2026 роках. Неодавні інвестиції компанії — що перевищують 20 мільярдів доларів у нові фабрики та пакувальні заводи в США та Європі — спрямовані на забезпечення лідерства в гіга-масштабній гетерогенній інтеграції та на допомогу в розробці серверів, мереж та продуктів на основі AI наступного покоління.

Samsung Electronics розширює свої пропозиції X-Cube (3D інтеграція) та H-Cube (гетерогенна інтеграція), з багатомільярдними інвестиціями в НДР пакування та виробничі лінії. Samsung прогнозує подвоєння попиту на рішення гіга-масштабного пакування для високопродуктивної пам’яті та логічних ІС до 2027 року, підкреслюючи свою співпрацю з постачальниками хмарних послуг та розробниками AI чіпів.

Глобальний перехід до архітектур чіплетів ще більше прискорює інвестиції у виробництво великих субстратів та передові взаємоз’єднання. Amkor Technology, один з провідних постачальників аутсорсингового складання та тестування напівпровідників (OSAT), оголосила про нові об’єкти у В’єтнамі та Португалії, націлюючись на щільні фан-аут і 2.5D/3D пакування для гіга-масштабних розробок, чекаючи, що цей потік вводитиметься в експлуатацію до 2026 року.

Озираючись до 2029 року, галузеві організації, такі як SEMI, прогнозують двозначні складні річні темпи зростання (CAGR) для передового пакування, з рішеннями гіга-масштабу, які складають все зростаючу частку загального доступного ринку та капітальних інвестицій. Ключовими факторами є розповсюдження AI навантажень, екзаскалювання обчислень та перехід до процесів нижче 2 нм, всі з яких вимагають розвинутих упаковок для енергетичної, продуктивності та оптимізації форм-факторів.

Конкурентний аналіз: стратегії провідних компаній (наприклад, intel.com, tsmc.com, amkor.com)

Глобальна гонка за гіга-масштабними рішеннями для упаковки інтегральних схем (ІС) загострюється, оскільки виробники напівпровідників і постачальники передового пакування переслідують інновації для задоволення потреб вищої продуктивності, інтеграції та енергоефективності. У 2025 році та найближчій перспективі лідери галузі застосовують різноманітні стратегії — від унікальних архітектур упаковки до стратегічних розширень потужностей — щоб захопити частку на швидко розвиваючомуся ринку гіга-масштабних ІС.

Intel Corporation використовує своє портфоліо передового пакування, включаючи технології Foveros та EMIB (Embedded Multi-die Interconnect Bridge), щоб забезпечити високу щільність, гетерогенну інтеграцію чіплетів для дата-центрів, AI та клієнтських обчислень. Компанія нещодавно оголосила про великомасштабні розширення своєї потужності пакування в США та Європі, при цьому очікується, що завод у Огайо підтримуватиме виробництво гіга-масштабного пакування до середини десятиліття. Дорожня карта Intel на 2025 рік підкреслює підхід “фабрики систем”, інтегруючи передове пакування як ключовий елемент у своїй стратегії IDM 2.0 та співпрацюючи з партнерами екосистеми для забезпечення відкритої сумісності чіплетів через стандарт UCIe (Universal Chiplet Interconnect Express).

TSMC, провідна чистопрофесійна фабрика, продовжує розширювати свої унікальні платформи CoWoS (Chip-on-Wafer-on-Substrate) та InFO (Integrated Fan-Out), які є ключовими для гіга-масштабних ІС, що забезпечують високопродуктивні обчислення, мережі та AI прискорювачі. У 2025 році TSMC активно розширює свої можливості CoWoS, прагнучи подвоїти виробництво для задоволення зростаючого попиту з боку гіпермасштабних компаній та постачальників AI чіпів TSMC. Компанія також інвестує в технології пакування наступного покоління, такі як SoIC (System on Integrated Chips), щоб полегшити вертикальне стекування чіпів логіки та пам’яті, що ще більше покращує щільність інтеграції системи та продуктивність. Стратегія TSMC базується на тісній співпраці з клієнтами для спільної оптимізації пакування та технологічних вузлів, що дозволяє швидко впроваджувати гіга-масштабні архітектури.

Amkor Technology, світовий лідер в аутсорсинговому складанні та тестуванні напівпровідників (OSAT), активно позиціонує себе, нарощуючи інвестиції в потужностях передового пакування, зокрема в Кореї та В’єтнамі. Портфель Amkor включає рішення High-Density Fan-Out, 2.5D/3D IC та Silicon Interposer, які користуються все більшим попитом для гіга-масштабних застосувань в AI, високопродуктивних обчисленнях та автомобільному секторі. У 2024 році Amkor відкрила своє найбільше підприємство з передового пакування в Бак Нінь, В’єтнам, з планами зростання виробничої потужності в 2025 році та пізніше Amkor Technology. Стратегія Amkor підкреслює стійкість постачальницького ланцюга, глобальний вплив та партнерства в технологіях, щоб забезпечити масштабні гіга-масштабні рішення для різноманітної клієнтської бази.

Усі ці лідери показують, що перспективи гіга-масштабного пакування ІС відзначаються агресивними інвестиціями в потужності, співпрацею в екосистемі та постійними інноваціями в архітектурі пакування — позиціонуючи сектор для витривалого зростання, оскільки попит на гіга-масштабну інтеграцію прискорюється протягом другої половини десятиліття.

Оскільки напівпровідникова промисловість просувається до гіга-масштабної інтеграції — де один пакет може містити десятки мільярдів транзисторів та безліч гетерогенних компонентів — технологія пакування стала важливим рушієм інновацій. У 2025 році та в наступні роки, перспективи для гіга-масштабного пакування інтегральних схем (ІС) формуються під впливом зростаючого попиту з боку штучного інтелекту (AI), високопродуктивних обчислень (HPC), сучасних мереж та споживчої електроніки наступного покоління.

Однією з головних тенденцій є швидка зрілість та масштабування передового пакування 2.5D та 3D, в тому числі архітектур чіплетів. Ці підходи дозволяють ділити великі чіпи на менші, дружні до виходу чіплети, які можуть бути зібрані на високощільних інтерпозерах або субстратах. Наприклад, компанія Intel Corporation нарощує свої технології EMIB (Embedded Multi-die Interconnect Bridge) та Foveros 3D стекування, що забезпечують інтеграцію гетерогенних чіплетів обчислення, пам’яті і I/O в одному пакеті. Taiwan Semiconductor Manufacturing Company (TSMC) продовжує розширювати свої платформи CoWoS (Chip-on-Wafer-on-Substrate) та SoIC (System on Integrated Chips), підтримуючи все більшу інтеграцію логіки на логіку та логіки на пам’ять для додатків дата-центрів та AI прискорювачів.

Перспективи на 2025 рік та далі свідчать про те, що рішення з гіга-масштабного пакування будуть зосереджені не лише на щільності та інтеграції, а й на вирішенні проблем постачання потенції, теплового управління та цілісності сигналу. Advanced Micro Devices, Inc. (AMD) та NVIDIA Corporation активно займаються пошуками розвивших мульті-чіпових GPU та рішень для прискорювачів, використовуючи високошвидкісні міжз’єднання та новітні субстрати, щоб підтримувати вимоги генеративного AI та обчислень з високою вихідною потужністю.

Нові застосування, такі як AI на краї, зв’язок 6G та автономність автомобілів, ще більше підвищують попит на гіга-масштабне пакування. Автомобільний сектор, зокрема, вимагає високо надійних, термічно ефективних та мініатюризованих пакетів ІС для сенсорного злиття та реального висновку, що вирішується такими постачальниками, як Infineon Technologies AG та Renesas Electronics Corporation.

Зважаючи на майбутнє, дорожні карти в галузі передбачають продовження зростання пітчів мікрошарів та гібридних підв’язок, впровадження скляних коркових субстратів для надзвичайної цілісності сигналу та розвиток автоматизації дизайну, обумовленої AI, для складних пакувальних конструкцій. Зусилля зі стандартизації та співпраця в екосистемі — такі як ініціатива Universal Chiplet Interconnect Express (UCIe) — можуть прискорити сумісність та зростання екосистеми (Universal Chiplet Interconnect Express Consortium).

У підсумку, рішення з гіга-масштабного пакування ІС у 2025 році та далі стануть основними факторами для наступних поколінь обчислювальних, комунікаційних та інтелектуальних систем на краю, з акцентом на щільність, інтеграцію та цілісність системної продуктивності.

Джерела та посилання

Advance packaging in semiconductors. #semiconductors #technology #future

Залишити відповідь

Ваша e-mail адреса не оприлюднюватиметься. Обов’язкові поля позначені *

Пов'язані новини

Gas-to-Liquids Catalysis Engineering in 2025: What’s Driving Massive Market Shifts, Next-Gen Technologies, and Global Investment Surges? Discover the Innovations and Industry Leaders Redefining Clean Fuel Production Now.

Каталіз інженерії газу в рідину у 2025 році: що спричиняє масові зміни на ринку, технології наступного покоління та глобальні інвестиційні зростання? Відкрийте для себе інновації та лідерів галузі, які переосмислюють виробництво чистого пального сьогодні.

Dax Henderson 0